仕事内容
半導体フラッシュメモリの回路設計を担当して頂きます。
＜主な業務＞
半導体フラッシュメモリのロジック検証
①半導体フラッシュメモリのロジック検証環境の構築
②ロジック検証用ＩＰモデルの設計
③半導体ＩＣのアナログレイアウト設計・検証
※業務に関しては客先に常駐しての業務になります。（場所は神奈川県川崎市の予定）
また業務は5～10名程度のチーム内で業務を担当して頂きます。
＜言語＞
Ｃ，ＳｙｓｔｅｍＣ，Ｓｙｓｔｅｍ Ｖｅｒｉｌｏｇ，ＵＶＭ
＜必要な経験＞
①アナログ回路のレイアウト設計の実務経験
② Ｃａｄｅｎｃｅ，もしくはＭｅｎｔｏｒツールを使用した実務経験
●休憩時間
60分
●残業時間
月平均20時間程度
●試用期間
6か月
●加入保険
健康保険、厚生年金、労災保険、雇用保険
●交通費
全額支給
●休暇
・土曜日、日曜日、祝日、
・夏季休暇、GW、年末年始休暇
・特別休暇（慶弔等）
・年間休日120日程度
・有給休暇(試用期間中は無し)
●賞与、昇給
・賞与：年2回（1ヶ月分）
・昇給：年1回（能力やスキルに応じて）
※応募方法
・応募もしくは問い合わせに関しては、Emailもしくは電話にてお願いします。
・Email: recruit@agora-tech.co.jp
（履歴書と職務経歴書の添付をお願いします）
・TEL:03-5775-7976
・郵送して頂く場合は、当社企画管理部森澤宛に履歴書と職務経歴書の郵送をお願いします。
また、職務経歴が無い場合は履歴書だけでも構いません。
※書類審査及び面談
・書類到着後3日以内に書類審査を行い、面接のご連絡を致します。
・面接回数：1～2回程度
・面接日：ご相談致します。
・面接場所：当社
